ROMs y desarrollo HTC Desire ROMs y desarrollo HTC Desire

Tema Cerrado
 
Herramientas
  #121  
Viejo 20/05/10, 13:55:26
Array

[xs_avatar]
fozzy fozzy no está en línea
Colaborador/a
· Votos compra/venta: (8)
 
Fecha de registro: oct 2008
Localización: Valladolid
Mensajes: 16,075
Modelo de smartphone: Pixel 9
Tu operador: DigiMobil
Primer post editado, a ver cuantos se lo leen...
Los siguientes 4 usuarios han agradecido a fozzy su comentario:
[ Mostrar/Ocultar listado de agradecimientos ]


  #122  
Viejo 20/05/10, 14:04:53
Array

[xs_avatar]
AxelNight AxelNight no está en línea
Usuario muy activo
· Votos compra/venta: (1)
 
Fecha de registro: sep 2008
Localización: Barcelona
Mensajes: 1,455
Modelo de smartphone: Xiaomi Mi8
Tu operador: Vodafone
 Cita: Originalmente Escrito por von ropen Ver Mensaje
después de leer los post de modaco y xda no me queda claro nada... salvo que el problema pasa con el recovery y a alguno con elnandroid. parece que se bloquea la conexión usb y luego se brikea o eso he entendido. De todos modos sí deshacemos root, según la guía que hay aquí se hace mediante un exe desde el ordenador no? no se sí es más seguro deshacerlo todo o quedarnos como estamos....

Sent from my HTC Desire using Tapatalk
En eso te doy toda la razon. Windows puede ser muy inestable. Todo lo que se pueda hacer desde el mismo SmartPhone yo creo que es mas seguro.
Mi diamond la he flashaedo desde almacenamiento interno, desde que dieron la posibilidad, para evitar problemas con windows.
Tambien existe la posibilidad de Rootear la Desi con una version light de Linux para buscar un poco mas de fiabilidad del SO. Aqui lo tienes para cuando descubran que pasa con los brikeos y lo puedan solucionar.
http://android.modaco.com/content/ht...-and-best-way

Saludos!
  #123  
Viejo 20/05/10, 14:06:03
Array

[xs_avatar]
AxelNight AxelNight no está en línea
Usuario muy activo
· Votos compra/venta: (1)
 
Fecha de registro: sep 2008
Localización: Barcelona
Mensajes: 1,455
Modelo de smartphone: Xiaomi Mi8
Tu operador: Vodafone
 Cita: Originalmente Escrito por fozzy Ver Mensaje
Primer post editado, a ver cuantos se lo leen...
Gracias fozzy!! Yo me lo leo seguro
Siento haberte hecho currar

Saludos!
  #124  
Viejo 20/05/10, 14:13:00
Array

[xs_avatar]
karaoke77 karaoke77 no está en línea
Usuario muy activo
· Votos compra/venta: (7)
 
Fecha de registro: nov 2008
Localización: Barcelona
Mensajes: 732
Modelo de smartphone: Iphone 11 64Gb
Tu operador: Pepephone
me acabo de leer el primer post, pero.......... los que las tenemos ya rooteadas sino tocamos nada mas no pasara nada, no? porque el tema ese de quitar la bateria 3 veces y que se brikee no me queda muy claro, un saludo .
  #125  
Viejo 20/05/10, 14:16:42
Array

[xs_avatar]
shawe shawe no está en línea
Usuario muy activo
· Votos compra/venta: (2)
 
Fecha de registro: jun 2009
Mensajes: 9,774
Modelo de smartphone: Moto X+1
Tu operador: Orange
 Cita: Originalmente Escrito por karaoke77 Ver Mensaje
me acabo de leer el primer post, pero.......... los que las tenemos ya rooteadas sino tocamos nada mas no pasara nada, no? porque el tema ese de quitar la bateria 3 veces y que se brikee no me queda muy claro, un saludo .
Nadie ha dicho nada de quitar la batería 3 veces para que se pueda brickear , sino que cuando se reinicia, si aparece 3 veces seguidas la imagen HTC "quietly brilliant" puede ocurrir.
__________________
  #126  
Viejo 20/05/10, 14:17:34
Array

[xs_avatar]
scoterrs scoterrs no está en línea
Miembro del foro
 
Fecha de registro: jul 2008
Mensajes: 184

Yo aquí esperando mi Desire y cada vez con peor cara :S

Esperemos que se aclare todo...

Saludos
__________________
Mi blog sobre telefonia movil: Nimovil.es
Todo sobre HTC Mania en mi blog
  #127  
Viejo 20/05/10, 14:38:09
Array

[xs_avatar]
estraduxo estraduxo no está en línea
Usuario muy activo
· Votos compra/venta: (2)
 
Fecha de registro: dic 2009
Localización: Cadiz
Mensajes: 512
Modelo de smartphone: Huawei P20 Pro
Tu operador: Vodafone
 Cita: Originalmente Escrito por karaoke77 Ver Mensaje
me acabo de leer el primer post, pero.......... los que las tenemos ya rooteadas sino tocamos nada mas no pasara nada, no? porque el tema ese de quitar la bateria 3 veces y que se brikee no me queda muy claro, un saludo .
efectivamente, tenemos que estarnos quietos tal y como estemos, es decir, los roteados pues no cambiamos roms ni trasteamos con recovery,flash.... y los que pretendar ser root pues que se aguanten unos dias hasta que esto se aclare.

Lo que viene a ser usar el telefono y punto.

 Cita: Originalmente Escrito por scoterrs Ver Mensaje
Yo aquí esperando mi Desire y cada vez con peor cara :S

Esperemos que se aclare todo...

Saludos
jajaja tampoco para tanto joer, esto es un retraso o inconveniente puntual que solucionaran, te has hecho con una gran maquina,no lo dudes

Última edición por estraduxo Día 20/05/10 a las 14:40:12.
  #128  
Viejo 20/05/10, 15:49:50
Array

[xs_avatar]
nespe11 nespe11 no está en línea
Miembro del foro
· Votos compra/venta: (6)
 
Fecha de registro: sep 2009
Localización: Ourense
Mensajes: 295
Modelo de smartphone: iPhone 14
Tu operador: Vodafone
Vaya hombre, ahora que me había decidido a rootear para meter el Apps2SD. ME suscribo al hilo para estar al tanto de las novedades. Gracias fozzy por avisar.

Saludos
  #129  
Viejo 20/05/10, 16:02:35
Array

[xs_avatar]
fushi fushi no está en línea
Usuario muy activo
 
Fecha de registro: abr 2010
Mensajes: 2,707
Modelo de smartphone: V/A
Tu operador: MasMóvil
estoy mirando cosas del kernel y si parece que sale eso de 3 o lo de break. en varios archivos.
----------------------------------------
#endif /* defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE) *
/* Enable sys bus clock divider when IDLE state or no bus activity. *
au_writel(au_readl(SYS_POWERCTRL) | (0x3 << 5), SYS_POWERCTRL);
/* Enable the RTC if not already enabled. *
if (!(readb(base + 0x28) & 0x20)) {
writeb(readb(base + 0x28) | 0x20, base + 0x28);
au_sync();
}
/* Put the clock in BCD mode. *
if (readb(base + 0x2C) & 0x4) { /* reg B *
writeb(readb(base + 0x2c) & ~0x4, base + 0x2c);
au_sync();
}
}
--------------------------------
#include <linux/delay.h>
#include <linux/init.h>
#include <linux/interrupt.h>
#include <asm/mach-au1x00/au1000.h>
#include <asm/mach-pb1x00/pb1000.h>
#include <prom.h>

struct au1xxx_irqmap __initdata au1xxx_irq_map[] = {
{ AU1000_GPIO_15, IRQF_TRIGGER_LOW, 0 },
};

const char *get_system_type(void)
{
return "Alchemy Pb1000";
}
void board_reset(void)
{
}
void __init board_init_irq(void)
{
au1xxx_setup_irqmap(au1xxx_irq_map, ARRAY_SIZE(au1xxx_irq_map));
}
void __init board_setup(void)
{
u32 pin_func, static_cfg0;
u32 sys_freqctrl, sys_clksrc;
u32 prid = read_c0_prid();
#ifdef CONFIG_SERIAL_8250_CONSOLE
char *argptr = prom_getcmdline();
argptr = strstr(argptr, "console=");
if (argptr == NULL) {
argptr = prom_getcmdline();
strcat(argptr, " console=ttyS0,115200");
}
#endif
/* Set AUX clock to 12 MHz * 8 = 96 MHz *
au_writel(8, SYS_AUXPLL);
au_writel(0, SYS_PINSTATERD);
udelay(100);
#if defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE)
/* Zero and disable FREQ2 *
sys_freqctrl = au_readl(SYS_FREQCTRL0);
sys_freqctrl &= ~0xFFF00000;
au_writel(sys_freqctrl, SYS_FREQCTRL0);
/* Zero and disable USBH/USBD clocks *
sys_clksrc = au_readl(SYS_CLKSRC);
sys_clksrc &= ~(SYS_CS_CUD | SYS_CS_DUD | SYS_CS_MUD_MASK |
SYS_CS_CUH | SYS_CS_DUH | SYS_CS_MUH_MASK);
au_writel(sys_clksrc, SYS_CLKSRC);
sys_freqctrl = au_readl(SYS_FREQCTRL0);
sys_freqctrl &= ~0xFFF00000;
sys_clksrc = au_readl(SYS_CLKSRC);
sys_clksrc &= ~(SYS_CS_CUD | SYS_CS_DUD | SYS_CS_MUD_MASK |
SYS_CS_CUH | SYS_CS_DUH | SYS_CS_MUH_MASK);
switch (prid & 0x000000FF) {
case 0x00: /* DA *
case 0x01: /* HA *
case 0x02: /* HB *
/* CPU core freq to 48 MHz to slow it way down... *
au_writel(4, SYS_CPUPLL);
/*
* Setup 48 MHz FREQ2 from CPUPLL for USB Host
* FRDIV2 = 3 -> div by 8 of 384 MHz -> 48 MHz
*
sys_freqctrl |= (3 << SYS_FC_FRDIV2_BIT) | SYS_FC_FE2;
au_writel(sys_freqctrl, SYS_FREQCTRL0);
/* CPU core freq to 384 MHz *
au_writel(0x20, SYS_CPUPLL);
printk(KERN_INFO "Au1000: 48 MHz OHCI workaround enabled\n");
break;
default: /* HC and newer *
/* FREQ2 = aux / 2 = 48 MHz *
sys_freqctrl |= (0 << SYS_FC_FRDIV2_BIT) |
SYS_FC_FE2 | SYS_FC_FS2;
au_writel(sys_freqctrl, SYS_FREQCTRL0);
break;
}
/*
* Route 48 MHz FREQ2 into USB Host and/or Device
*
sys_clksrc |= SYS_CS_MUX_FQ2 << SYS_CS_MUH_BIT;
au_writel(sys_clksrc, SYS_CLKSRC);
/* Configure pins GPIO[14:9] as GPIO *
pin_func = au_readl(SYS_PINFUNC) & ~(SYS_PF_UR3 | SYS_PF_USB);
/* 2nd USB port is USB host *
pin_func |= SYS_PF_USB;
au_writel(pin_func, SYS_PINFUNC);
au_writel(0x2800, SYS_TRIOUTCLR);
au_writel(0x0030, SYS_OUTPUTCLR);
#endif /* defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE) *
/* Make GPIO 15 an input (for interrupt line) *
pin_func = au_readl(SYS_PINFUNC) & ~SYS_PF_IRF;
/* We don't need I2S, so make it available for GPIO[31:29] *
pin_func |= SYS_PF_I2S;
au_writel(pin_func, SYS_PINFUNC);
au_writel(0x8000, SYS_TRIOUTCLR);
static_cfg0 = au_readl(MEM_STCFG0) & ~0xc00;
au_writel(static_cfg0, MEM_STCFG0);
/* configure RCE2* for LCD *
au_writel(0x00000004, MEM_STCFG2);
/* MEM_STTIME2 *
au_writel(0x09000000, MEM_STTIME2);
/* Set 32-bit base address decoding for RCE2* *
au_writel(0x10003ff0, MEM_STADDR2);
/*
* PCI CPLD setup
* Expand CE0 to cover PCI
*
au_writel(0x11803e40, MEM_STADDR1);
/* Burst visibility on *
au_writel(au_readl(MEM_STCFG0) | 0x1000, MEM_STCFG0);
au_writel(0x83, MEM_STCFG1); /* ewait enabled, flash timing *
au_writel(0x33030a10, MEM_STTIME1); /* slower timing for FPGA *
/* Setup the static bus controller *
au_writel(0x00000002, MEM_STCFG3); /* type = PCMCIA *
au_writel(0x280E3D07, MEM_STTIME3); /* 250ns cycle time *
au_writel(0x10000000, MEM_STADDR3); /* any PCMCIA select *
/*
* Enable Au1000 BCLK switching - note: sed1356 must not use
* its BCLK (Au1000 LCLK) for any timings
*
switch (prid & 0x000000FF) {
case 0x00: /* DA *
case 0x01: /* HA *
case 0x02: /* HB *
break;
default: /* HC and newer *
/*
* Enable sys bus clock divider when IDLE state or no bus
* activity.
*
au_writel(au_readl(SYS_POWERCTRL) | (0x3 << 5), SYS_POWERCTRL);
break;
}
}
------------------------------------------
  #130  
Viejo 20/05/10, 16:08:05
Array

[xs_avatar]
fozzy fozzy no está en línea
Colaborador/a
· Votos compra/venta: (8)
 
Fecha de registro: oct 2008
Localización: Valladolid
Mensajes: 16,075
Modelo de smartphone: Pixel 9
Tu operador: DigiMobil
Lo único que tienen claro por ahora es la intencionalidad por parte de HTC del bloqueo del terminal...
Si llego a saber antes esto me compro un Nexus, que tiene absolutamente todo funcional, icluso el recovery se escribe en el system, y encima cuenta con el apoyo de Cyanogen.
  #131  
Viejo 20/05/10, 16:12:29
Array

[xs_avatar]
shawe shawe no está en línea
Usuario muy activo
· Votos compra/venta: (2)
 
Fecha de registro: jun 2009
Mensajes: 9,774
Modelo de smartphone: Moto X+1
Tu operador: Orange
 Cita: Originalmente Escrito por fushi Ver Mensaje
estoy mirando cosas del kernel y si parece que sale eso de 3 o lo de break. en varios archivos.
Sin ánimos de ofender, entiendes lo que estas mirando?

Lo digo porque el break es normal que pueda aparecer, se utiliza para salir de los bucles ignorando sus condiciones, y el 3 que he visto salía así: 0x3 que eso es hexadecimal y aunque tenga el mismo valor realmente supongo que hará referencia a otra cosa, como por ejemplo posiciones de memoria.

No me he mirado con detalle el código, ya que de buenas a primeras me ha parecido que te lo estabas mirando para curiosear sin entenderlo mucho y era para evitar que la gente se monte sus propias paranoias con el tema
__________________
  #132  
Viejo 20/05/10, 16:13:42
Array

[xs_avatar]
Julian1984 Julian1984 no está en línea
Miembro del foro
· Votos compra/venta: (1)
 
Fecha de registro: dic 2008
Localización: Madrid
Mensajes: 171
Modelo de smartphone: iPhone

 Cita: Originalmente Escrito por fushi Ver Mensaje
estoy mirando cosas del kernel y si parece que sale eso de 3 o lo de break. en varios archivos.
----------------------------------------
#endif /* defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE) *
/* Enable sys bus clock divider when IDLE state or no bus activity. *
au_writel(au_readl(SYS_POWERCTRL) | (0x3 << 5), SYS_POWERCTRL);
/* Enable the RTC if not already enabled. *
if (!(readb(base + 0x28) & 0x20)) {
writeb(readb(base + 0x28) | 0x20, base + 0x28);
au_sync();
}
/* Put the clock in BCD mode. *
if (readb(base + 0x2C) & 0x4) { /* reg B *
writeb(readb(base + 0x2c) & ~0x4, base + 0x2c);
au_sync();
}
}
--------------------------------
#include <linux/delay.h>
#include <linux/init.h>
#include <linux/interrupt.h>
#include <asm/mach-au1x00/au1000.h>
#include <asm/mach-pb1x00/pb1000.h>
#include <prom.h>

struct au1xxx_irqmap __initdata au1xxx_irq_map[] = {
{ AU1000_GPIO_15, IRQF_TRIGGER_LOW, 0 },
};

const char *get_system_type(void)
{
return "Alchemy Pb1000";
}
void board_reset(void)
{
}
void __init board_init_irq(void)
{
au1xxx_setup_irqmap(au1xxx_irq_map, ARRAY_SIZE(au1xxx_irq_map));
}
void __init board_setup(void)
{
u32 pin_func, static_cfg0;
u32 sys_freqctrl, sys_clksrc;
u32 prid = read_c0_prid();
#ifdef CONFIG_SERIAL_8250_CONSOLE
char *argptr = prom_getcmdline();
argptr = strstr(argptr, "console=");
if (argptr == NULL) {
argptr = prom_getcmdline();
strcat(argptr, " console=ttyS0,115200");
}
#endif
/* Set AUX clock to 12 MHz * 8 = 96 MHz *
au_writel(8, SYS_AUXPLL);
au_writel(0, SYS_PINSTATERD);
udelay(100);
#if defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE)
/* Zero and disable FREQ2 *
sys_freqctrl = au_readl(SYS_FREQCTRL0);
sys_freqctrl &= ~0xFFF00000;
au_writel(sys_freqctrl, SYS_FREQCTRL0);
/* Zero and disable USBH/USBD clocks *
sys_clksrc = au_readl(SYS_CLKSRC);
sys_clksrc &= ~(SYS_CS_CUD | SYS_CS_DUD | SYS_CS_MUD_MASK |
SYS_CS_CUH | SYS_CS_DUH | SYS_CS_MUH_MASK);
au_writel(sys_clksrc, SYS_CLKSRC);
sys_freqctrl = au_readl(SYS_FREQCTRL0);
sys_freqctrl &= ~0xFFF00000;
sys_clksrc = au_readl(SYS_CLKSRC);
sys_clksrc &= ~(SYS_CS_CUD | SYS_CS_DUD | SYS_CS_MUD_MASK |
SYS_CS_CUH | SYS_CS_DUH | SYS_CS_MUH_MASK);
switch (prid & 0x000000FF) {
case 0x00: /* DA *
case 0x01: /* HA *
case 0x02: /* HB *
/* CPU core freq to 48 MHz to slow it way down... *
au_writel(4, SYS_CPUPLL);
/*
* Setup 48 MHz FREQ2 from CPUPLL for USB Host
* FRDIV2 = 3 -> div by 8 of 384 MHz -> 48 MHz
*
sys_freqctrl |= (3 << SYS_FC_FRDIV2_BIT) | SYS_FC_FE2;
au_writel(sys_freqctrl, SYS_FREQCTRL0);
/* CPU core freq to 384 MHz *
au_writel(0x20, SYS_CPUPLL);
printk(KERN_INFO "Au1000: 48 MHz OHCI workaround enabled\n");
break;
default: /* HC and newer *
/* FREQ2 = aux / 2 = 48 MHz *
sys_freqctrl |= (0 << SYS_FC_FRDIV2_BIT) |
SYS_FC_FE2 | SYS_FC_FS2;
au_writel(sys_freqctrl, SYS_FREQCTRL0);
break;
}
/*
* Route 48 MHz FREQ2 into USB Host and/or Device
*
sys_clksrc |= SYS_CS_MUX_FQ2 << SYS_CS_MUH_BIT;
au_writel(sys_clksrc, SYS_CLKSRC);
/* Configure pins GPIO[14:9] as GPIO *
pin_func = au_readl(SYS_PINFUNC) & ~(SYS_PF_UR3 | SYS_PF_USB);
/* 2nd USB port is USB host *
pin_func |= SYS_PF_USB;
au_writel(pin_func, SYS_PINFUNC);
au_writel(0x2800, SYS_TRIOUTCLR);
au_writel(0x0030, SYS_OUTPUTCLR);
#endif /* defined(CONFIG_USB_OHCI_HCD) || defined(CONFIG_USB_OHCI_HCD_MODULE) *
/* Make GPIO 15 an input (for interrupt line) *
pin_func = au_readl(SYS_PINFUNC) & ~SYS_PF_IRF;
/* We don't need I2S, so make it available for GPIO[31:29] *
pin_func |= SYS_PF_I2S;
au_writel(pin_func, SYS_PINFUNC);
au_writel(0x8000, SYS_TRIOUTCLR);
static_cfg0 = au_readl(MEM_STCFG0) & ~0xc00;
au_writel(static_cfg0, MEM_STCFG0);
/* configure RCE2* for LCD *
au_writel(0x00000004, MEM_STCFG2);
/* MEM_STTIME2 *
au_writel(0x09000000, MEM_STTIME2);
/* Set 32-bit base address decoding for RCE2* *
au_writel(0x10003ff0, MEM_STADDR2);
/*
* PCI CPLD setup
* Expand CE0 to cover PCI
*
au_writel(0x11803e40, MEM_STADDR1);
/* Burst visibility on *
au_writel(au_readl(MEM_STCFG0) | 0x1000, MEM_STCFG0);
au_writel(0x83, MEM_STCFG1); /* ewait enabled, flash timing *
au_writel(0x33030a10, MEM_STTIME1); /* slower timing for FPGA *
/* Setup the static bus controller *
au_writel(0x00000002, MEM_STCFG3); /* type = PCMCIA *
au_writel(0x280E3D07, MEM_STTIME3); /* 250ns cycle time *
au_writel(0x10000000, MEM_STADDR3); /* any PCMCIA select *
/*
* Enable Au1000 BCLK switching - note: sed1356 must not use
* its BCLK (Au1000 LCLK) for any timings
*
switch (prid & 0x000000FF) {
case 0x00: /* DA *
case 0x01: /* HA *
case 0x02: /* HB *
break;
default: /* HC and newer *
/*
* Enable sys bus clock divider when IDLE state or no bus
* activity.
*
au_writel(au_readl(SYS_POWERCTRL) | (0x3 << 5), SYS_POWERCTRL);
break;
}
}
------------------------------------------
A ver... una ACLARACIÓN...

Esos break; que veis en ese código cada dos por tres, no es más que una forma de salir de un bucle o un case... no tiene nada que ver con lo que aquí se denomina brickear el movil...


Fdo... Un Programador y medio Ingeniero ;)
  #133  
Viejo 20/05/10, 16:16:02
Array

[xs_avatar]
fozzy fozzy no está en línea
Colaborador/a
· Votos compra/venta: (8)
 
Fecha de registro: oct 2008
Localización: Valladolid
Mensajes: 16,075
Modelo de smartphone: Pixel 9
Tu operador: DigiMobil
La funcion problematica es esta:
#define ULPI_VERIFY_MAX_LOOP_COUNT 3
static int msm_hsusb_phy_verify_access(void __iomem *usb_base)
{
int temp;

for (temp = 0; temp < ULPI_VERIFY_MAX_LOOP_COUNT; temp++) {
if (ulpi_read(usb_base, ULPI_DEBUG) != (unsigned)-1)
break;
msm_hsusb_apps_reset_phy();
}
if (temp == ULPI_VERIFY_MAX_LOOP_COUNT) {
pr_err("%s: ulpi read failed for %d times\n",
__func__, ULPI_VERIFY_MAX_LOOP_COUNT);
return -1;
}
}
  #134  
Viejo 20/05/10, 16:18:52
Array

[xs_avatar]
shawe shawe no está en línea
Usuario muy activo
· Votos compra/venta: (2)
 
Fecha de registro: jun 2009
Mensajes: 9,774
Modelo de smartphone: Moto X+1
Tu operador: Orange
Julian1984 se esta empezando a iniciar la "paranoia" colectiva, ya que todos podemos revisar el código liberado por parte de HTC, y como dijeron antes, todo lo que tiene que ver con cosas comentadas anteriormente se asocia al problema de forma directa.

Por lo menos me sirve de consuelo que aunque seamos pocos, somos algunos los que lo entendemos.

Y ahora en medio-coña pero es cierto, no me imagino este hilo llevado por gente sin conocimientos del tema, ya que al parecer muchos abrían empezado a devolver o vender de 2a mano las Desire's

No os montéis los culebrones si consideráis que entendéis poco, porque llegará alguien que no siga el hilo y esto empezará a desvariar de forma exponencial.
__________________
  #135  
Viejo 20/05/10, 16:20:50
Array

[xs_avatar]
shawe shawe no está en línea
Usuario muy activo
· Votos compra/venta: (2)
 
Fecha de registro: jun 2009
Mensajes: 9,774
Modelo de smartphone: Moto X+1
Tu operador: Orange
 Cita: Originalmente Escrito por fozzy Ver Mensaje
La funcion problematica es esta:
Código:
#define ULPI_VERIFY_MAX_LOOP_COUNT  3
static int  msm_hsusb_phy_verify_access(void __iomem *usb_base)
{
        int  temp;

        for (temp = 0; temp <  ULPI_VERIFY_MAX_LOOP_COUNT; temp++) {
                if  (ulpi_read(usb_base, ULPI_DEBUG) != (unsigned)-1)
                         break;
                msm_hsusb_apps_reset_phy();
        }
        if (temp == ULPI_VERIFY_MAX_LOOP_COUNT) {
                 pr_err("%s: ulpi read failed for %d times\n",
                                 __func__, ULPI_VERIFY_MAX_LOOP_COUNT);
                 return -1;
        }
}
Yo tengo mis dudas, a mi me parece más una forma de detectar si el terminal no arranca correctamente para así activar el modo debug y encontrar el problema.
__________________
  #136  
Viejo 20/05/10, 16:23:57
Array

[xs_avatar]
fozzy fozzy no está en línea
Colaborador/a
· Votos compra/venta: (8)
 
Fecha de registro: oct 2008
Localización: Valladolid
Mensajes: 16,075
Modelo de smartphone: Pixel 9
Tu operador: DigiMobil
Sí y no, la funcion por si sola no, pero la han relacionado con un switch presente en todos los brickeados, tampoco apuntan muchas mas información, casi todo lo estan tratando por IRC en privado entre los cocineros, y la información sale con cuentagotas (cuando sale).
  #137  
Viejo 20/05/10, 16:24:51
Array

[xs_avatar]
shawe shawe no está en línea
Usuario muy activo
· Votos compra/venta: (2)
 
Fecha de registro: jun 2009
Mensajes: 9,774
Modelo de smartphone: Moto X+1
Tu operador: Orange
Sabes en que IRC se esta hablando para intentar mantenerme en el tema?
__________________
  #138  
Viejo 20/05/10, 16:27:18
Array

[xs_avatar]
fozzy fozzy no está en línea
Colaborador/a
· Votos compra/venta: (8)
 
Fecha de registro: oct 2008
Localización: Valladolid
Mensajes: 16,075
Modelo de smartphone: Pixel 9
Tu operador: DigiMobil
#Modaco on freenode
  #139  
Viejo 20/05/10, 16:29:24
Array

[xs_avatar]
shawe shawe no está en línea
Usuario muy activo
· Votos compra/venta: (2)
 
Fecha de registro: jun 2009
Mensajes: 9,774
Modelo de smartphone: Moto X+1
Tu operador: Orange
 Cita: Originalmente Escrito por fozzy Ver Mensaje
#Modaco on freenode
oki, gracias
__________________


  #140  
Viejo 20/05/10, 16:29:43
Array

[xs_avatar]
fozzy fozzy no está en línea
Colaborador/a
· Votos compra/venta: (8)
 
Fecha de registro: oct 2008
Localización: Valladolid
Mensajes: 16,075
Modelo de smartphone: Pixel 9
Tu operador: DigiMobil
Por cierto, piensa que algunos son Australianos.... por las horas mas que na...
Tema Cerrado

Estás aquí
Regresar   Portal | Indice > Otras marcas y modelos de smartphones de venta en España > HTC > Otros modelos antiguos de HTC > HTC Desire > ROMs y desarrollo HTC Desire



Hora actual: 06:37:51 (GMT +1)



User Alert System provided by Advanced User Tagging (Lite) - vBulletin Mods & Addons Copyright © 2026 DragonByte Technologies Ltd.

Contactar por correo / Contact by mail / 邮件联系 /