 |
|
||
|
|
|
|||||||
| Noticias del portal de temática general Sólo el staff puede publicar aquí |
 |
|
|
Herramientas |
|
#1
10/06/20, 09:24:32
|
||||
|
||||
TSMC anuncia un nuevo proceso de fabricación de chips de 4 nm
TSMC anuncia un nuevo proceso de fabricación de chips de 4 nm  Leemos en teknofilo.com "El CEO de TSMC, Liu Deyin, ha anunciado hoy en la reunión de accionistas de la compañía que la fundición taiwanesa lanzará su nuevo proceso de 4nm llamado «N4». El proceso N4 es una versión mejorada de su proceso más avanzado hasta la fecha, el de 5nm «N5P», y se espera que entre en producción masiva en 2023. TSMC está repitiendo lo mismo que hizo con su proceso de 6nm «N6», que es una versión mejorada del proceso de 7nm «N7+». La ventaja es que, a pesar de mejorar el rendimiento y el consumo de energía, el diseño entre ambos procesos es compatible, por lo que los clientes pueden migrar fácilmente. De acuerdo con el plan, TSMC producirá en masa la primera generación de chips de 5nm en el cuarto trimestre de este año. La compañía también ha completado framework de diseño del proceso de 3nm y se espera que el proceso de 3nm entre en producción en pruebas en la primera mitad de 2021. El gigante taiwanés también está acelerando el desarrollo del proceso de 2nm." fuente: teknofilo.com 
|
|
|
|
#4
10/06/20, 10:38:18
|
||||
|
||||
 Cita: Originalmente Escrito por t3m3r4r10
Desde luego esta empresa no tiene límites.. ni rivales.
Se supone que es fisicamente imposible bajar de 1nm, así que a ver que inventan despues..  No sé yo si los límites los impone más TSMC o ASML. Creo que para bajar de 7 nm hay que usar máquinas de EUV y es tecnología exclusiva de ASML a día de hoy. Con el EUV actual, la fabricación de 5 nm requiere dos pasadas, mientras que 7 nm sólo requiere una. Esto hace los chips de 5 nm mucho más caros. 3 nm podría requerir 4 pasadas, haciéndolo poco viable económicamente. ASML está desarrollando EUV de mayor apertura capaz de hacer 5 nm en una pasada, veremos cuánto tardan en tenerlo listo. Por eso digo que es posible que los límites los imponga más ASML a partir de 2020. Última edición por Gomos Día 10/06/20 a las 10:40:56.
|
|
#5
10/06/20, 10:52:09
|
||||
|
||||
|
Cita: Originalmente Escrito por Gomos
El rival es Samsung, que también ha empezado a usar EUV. Y también Intel.
No sé yo si los límites los impone más TSMC o ASML. Creo que para bajar de 7 nm hay que usar máquinas de EUV y es tecnología exclusiva de ASML a día de hoy. Con el EUV actual, la fabricación de 5 nm requiere dos pasadas, mientras que 7 nm sólo requiere una. Esto hace los chips de 5 nm mucho más caros. 3 nm podría requerir 4 pasadas, haciéndolo poco viable económicamente. ASML está desarrollando EUV de mayor apertura capaz de hacer 5 nm en una pasada, veremos cuánto tardan en tenerlo listo. Por eso digo que es posible que los límites los imponga más ASML a partir de 2020. ¿Es cierto que no se puede bajar del 1nm o acabaremos hablando de litografías del orden de picómetros?
|
|
#6
10/06/20, 11:36:52
|
||||
|
||||
|
Cita: Originalmente Escrito por roboflekto
Se ve que controlas del tema...
¿Es cierto que no se puede bajar del 1nm o acabaremos hablando de litografías del orden de picómetros?  Sobre 1 nm no sé, pero si haces una busqueda en Google y la limitas a resultados con más de 15 años, verás cuántos análisis decían que 10 nm era un límite casi imposible de superar. Lo cuál no quiere decir que lo de 1 nm no sea cierto, la distancia entre dos átomos de silicio son 210 picómetros, así que estaríamos hablando de menos de 5 átomos. Por otro lado, desde hace ya algunos años, se dice que los nm de los que hablan TSMC y Samsung no se corresponden ya a ninguna medida real, nadie parece tener claro qué es lo que mide 10 o 7 nm exactamente.
|
| Gracias de parte de: | ||
|
#8
11/06/20, 01:45:03
|
||||
|
||||
|
Cita: Originalmente Escrito por t3m3r4r10
Desde luego esta empresa no tiene límites.. ni rivales.
Se supone que es fisicamente imposible bajar de 1nm, así que a ver que inventan despues..
__________________
|
|
#9
11/06/20, 10:27:53
|
||||
|
||||
|
Cita: Originalmente Escrito por Gomos
Por otro lado, desde hace ya algunos años, se dice que los nm de los que hablan TSMC y Samsung no se corresponden ya a ninguna medida real, nadie parece tener claro qué es lo que mide 10 o 7 nm exactamente.
https://www.geeknetic.es/Editorial/1...Us-y-GPUs.html
|
| Gracias de parte de: | ||
|
Estás aquí
|
||||||
|
||||||
![Array
[xs_avatar]](https://avatar.htcmania.com/avatares/avatar454551_97.gif){kind=avatar}
![Array
[xs_avatar]](https://avatar.htcmania.com/avatares/unknown.gif)
![Array
[xs_avatar]](https://avatar.htcmania.com/avatares/avatar954864_13.gif){kind=avatar}
![Array
[xs_avatar]](https://avatar.htcmania.com/avatares/avatar538709_39.gif){kind=avatar}