Cita:
Originalmente Escrito por davidwar
Hola Edu, totalmente de acuerdo con lo que comentas.
El blueprint de donde salió parece que ha sido borrado, supongo que las compañías son bastante celosas en cuanto a los datos de sus trabajos personalizados.
https://github.com/llvm/llvm-project...eb91cd99439af9
Pongo por aquí un par de esquemas de las arquitectura M5, A76 y A77 y explico a continuación.
- La primera pista es que tanto el M5 como el A77 se basan en procesado superescalar de 6 vías out-of-order (representado con flechas en la transición entre cuadrado beige y verde) con un motor de ejecución de ancho de vía 12 (representado con flechas al final del cuadrado verde o Execution engine); mientras que A76 se basa en procesado superescalar de 4 vías out-of-order con un motor de ejecución de ancho de vía 8. Esta es la principal diferencia entre Deimos y Enyo (A77 y A76).
Esto permite que al tener un pipeline más largo las arquitecturas basadas en A77 puedan tener operaciones de almacenaje de datos directamente en el pipeline (vease el Store Data y ST data, ST AGU) en A77 y M5.
Así a bote pronto serían los claros indicadores de la arquitectura.
Luego ya está como diseña cada fabricante el sistema de caches y de bus de comunicaciones con DSP e ISP.
Si os parece interesante luego pongo algo más y busco datos del 855/865 para comparar. |
Excelente aporte, muchas gracias por tu tiempo. Las imágenes ocupan mucho espacio, si las puedes mandar a través de un tamaño más reducido, se agradecería.
Todo lo que sea aportar, bienvenido sea, a mí me resulta bastante interesante.
Yo vi esas imágenes a través de esta página:
https://en.wikichip.org/wiki/samsung...chitectures/m5