Noticias
01/07/26, 16:00:32
Samsung prepara sus chips de 2 nm junto a sus socios desde el primer diseño para competir con TSMC
https://static.htcmania.com/ChatGPT%20Image%201%20jul%202026,%2010_26_18-01072026-54416-htcmania.webp
Samsung ha mostrado nuevos detalles sobre su estrategia para recuperar terreno en la fabricación de semiconductores avanzados. Durante el evento SAFE Forum 2026, la compañía explicó que sus futuros chips de 2 nanómetros se están desarrollando mediante un enfoque denominado Design Technology Co-Optimization (DTCO), una metodología que optimiza simultáneamente el diseño del chip y el propio proceso de fabricación. A diferencia del desarrollo tradicional, donde el diseño y la producción evolucionan por separado, el enfoque DTCO permite ajustar ambos aspectos desde las primeras fases del proyecto. El objetivo es lograr un mejor equilibrio entre rendimiento, consumo energético, tamaño del chip, costes de fabricación y porcentaje de chips funcionales (yield), uno de los factores más importantes para la rentabilidad de una fundición. Samsung ha confirmado que trabaja con más de 21 empresas especializadas en herramientas de diseño electrónico (EDA), bloques de propiedad intelectual (IP) y tecnologías de desarrollo de procesadores. Gracias a esta colaboración, pretende facilitar que sus clientes adapten sus futuros diseños al nodo de 2 nm con menos dificultades. Uno de los aspectos en los que la compañía está poniendo especial énfasis es la optimización de la memoria SRAM, un componente fundamental para las cargas de trabajo relacionadas con inteligencia artificial, ya que almacena los datos a los que el procesador necesita acceder de forma inmediata. Durante el evento también se presentó el caso de la empresa surcoreana Rebellions, que desarrolló su acelerador de IA REBEL100 utilizando el proceso de 4 nm de Samsung. Este procesador alcanza 1.024 TFLOPS de potencia de cálculo, utiliza memoria HBM3E y sirve como ejemplo del ecosistema que Samsung quiere construir alrededor de su división Foundry. Además, la empresa continúa impulsando programas para ayudar a pequeñas compañías fabless mediante iniciativas como el programa Multi-Project Wafer (MPW), que permite compartir una misma oblea entre varios diseños experimentales y reducir de forma importante los costes de desarrollo antes de iniciar la producción en masa. Con esta estrategia, Samsung busca mejorar la competitividad de su tecnología de 2 nm y atraer nuevos clientes en un mercado dominado actualmente por TSMC, especialmente en sectores como la inteligencia artificial y la computación de alto rendimiento.
fuente (https://www.sammobile.com/news/samsung-next-gen-2nm-chips-optimize-co-design-approach/)
https://static.htcmania.com/ChatGPT%20Image%201%20jul%202026,%2010_26_18-01072026-54416-htcmania.webp
Samsung ha mostrado nuevos detalles sobre su estrategia para recuperar terreno en la fabricación de semiconductores avanzados. Durante el evento SAFE Forum 2026, la compañía explicó que sus futuros chips de 2 nanómetros se están desarrollando mediante un enfoque denominado Design Technology Co-Optimization (DTCO), una metodología que optimiza simultáneamente el diseño del chip y el propio proceso de fabricación. A diferencia del desarrollo tradicional, donde el diseño y la producción evolucionan por separado, el enfoque DTCO permite ajustar ambos aspectos desde las primeras fases del proyecto. El objetivo es lograr un mejor equilibrio entre rendimiento, consumo energético, tamaño del chip, costes de fabricación y porcentaje de chips funcionales (yield), uno de los factores más importantes para la rentabilidad de una fundición. Samsung ha confirmado que trabaja con más de 21 empresas especializadas en herramientas de diseño electrónico (EDA), bloques de propiedad intelectual (IP) y tecnologías de desarrollo de procesadores. Gracias a esta colaboración, pretende facilitar que sus clientes adapten sus futuros diseños al nodo de 2 nm con menos dificultades. Uno de los aspectos en los que la compañía está poniendo especial énfasis es la optimización de la memoria SRAM, un componente fundamental para las cargas de trabajo relacionadas con inteligencia artificial, ya que almacena los datos a los que el procesador necesita acceder de forma inmediata. Durante el evento también se presentó el caso de la empresa surcoreana Rebellions, que desarrolló su acelerador de IA REBEL100 utilizando el proceso de 4 nm de Samsung. Este procesador alcanza 1.024 TFLOPS de potencia de cálculo, utiliza memoria HBM3E y sirve como ejemplo del ecosistema que Samsung quiere construir alrededor de su división Foundry. Además, la empresa continúa impulsando programas para ayudar a pequeñas compañías fabless mediante iniciativas como el programa Multi-Project Wafer (MPW), que permite compartir una misma oblea entre varios diseños experimentales y reducir de forma importante los costes de desarrollo antes de iniciar la producción en masa. Con esta estrategia, Samsung busca mejorar la competitividad de su tecnología de 2 nm y atraer nuevos clientes en un mercado dominado actualmente por TSMC, especialmente en sectores como la inteligencia artificial y la computación de alto rendimiento.
fuente (https://www.sammobile.com/news/samsung-next-gen-2nm-chips-optimize-co-design-approach/)