Noticias
17/06/24, 13:00:02
Samsung Foundry se asocia con Synopsys para optimizar los chips de 2nm
https://static.htcmania.com/2023-09-126-09-01-19-17062024-42139-htcmania.webp
Samsung Foundry ha anunciado una colaboración con Synopsys para optimizar la producción de chips de 2nm, utilizando las herramientas de diseño y propiedad intelectual (IP) de Synopsys. Esta alianza prepara el camino para la producción masiva de chips de 2nm el próximo año. Las herramientas de diseño impulsadas por IA de Synopsys, específicamente diseñadas para el proceso Gate All Around (GAA) de 2nm de Samsung, han recibido la certificación necesaria, permitiendo múltiples tape-outs de chips. La suite de automatización de diseño electrónico (EDA) Synopsys.ai mejora la migración de diseños analógicos, así como el área, el rendimiento y la eficiencia energética (PPA) para el nodo de proceso GAA de 2nm. La tecnología de cooptimización de diseño impulsada por IA de Synopsys ha optimizado el proceso de 2nm de Samsung, mejorando la eficiencia en el área, el rendimiento y el consumo de energía. Los chips diseñados con tecnologías FinFET de 8nm o más antiguas pueden migrar a la nueva arquitectura GAA de 2nm utilizando las herramientas de Synopsys. Además, las nuevas técnicas de diseño de chips, como el enrutamiento de energía trasero y la metodología consciente del efecto local del diseño, permiten mejorar la eficiencia y el rendimiento con el proceso SF2 de Samsung. El nodo de proceso SF2Z de Samsung puede mejorar aún más el rendimiento, la energía y el área en un 20%. Las herramientas de Synopsys también se utilizan para la integración de chiplets en paquetes multi-die, mejorando la latencia, el consumo de energía y la conectividad die-to-die en el proceso SF5A. Además, el compilador 3DIC de Synopsys permite la integración heterogénea en 2.5D y 3D y el empaquetado avanzado. Synopsys también aplicará su solución DTCO para optimizar el nodo de proceso de 1.4nm de Samsung (SF1.4).
fuente (https://www.sammobile.com/news/samsung-foundry-2nm-chips-optimization-collaborate-synposys/)
https://static.htcmania.com/2023-09-126-09-01-19-17062024-42139-htcmania.webp
Samsung Foundry ha anunciado una colaboración con Synopsys para optimizar la producción de chips de 2nm, utilizando las herramientas de diseño y propiedad intelectual (IP) de Synopsys. Esta alianza prepara el camino para la producción masiva de chips de 2nm el próximo año. Las herramientas de diseño impulsadas por IA de Synopsys, específicamente diseñadas para el proceso Gate All Around (GAA) de 2nm de Samsung, han recibido la certificación necesaria, permitiendo múltiples tape-outs de chips. La suite de automatización de diseño electrónico (EDA) Synopsys.ai mejora la migración de diseños analógicos, así como el área, el rendimiento y la eficiencia energética (PPA) para el nodo de proceso GAA de 2nm. La tecnología de cooptimización de diseño impulsada por IA de Synopsys ha optimizado el proceso de 2nm de Samsung, mejorando la eficiencia en el área, el rendimiento y el consumo de energía. Los chips diseñados con tecnologías FinFET de 8nm o más antiguas pueden migrar a la nueva arquitectura GAA de 2nm utilizando las herramientas de Synopsys. Además, las nuevas técnicas de diseño de chips, como el enrutamiento de energía trasero y la metodología consciente del efecto local del diseño, permiten mejorar la eficiencia y el rendimiento con el proceso SF2 de Samsung. El nodo de proceso SF2Z de Samsung puede mejorar aún más el rendimiento, la energía y el área en un 20%. Las herramientas de Synopsys también se utilizan para la integración de chiplets en paquetes multi-die, mejorando la latencia, el consumo de energía y la conectividad die-to-die en el proceso SF5A. Además, el compilador 3DIC de Synopsys permite la integración heterogénea en 2.5D y 3D y el empaquetado avanzado. Synopsys también aplicará su solución DTCO para optimizar el nodo de proceso de 1.4nm de Samsung (SF1.4).
fuente (https://www.sammobile.com/news/samsung-foundry-2nm-chips-optimization-collaborate-synposys/)